关键字：	IC 集成电路 PFGA 集成电路设计 集成电路应用 集成电路测试
1）熟悉C、C++、Python、.net、verilog等计算机编程语言及硬件描述语言。
2）熟练使用FPGA、51、PIC系列单片机进行硬件开发工作。
3）熟练使用VS进行Winform多线程PC端软件开发及Python语言编写脚本。
4）熟悉移动通信PMIC、MIPI高速接口及电源完整性/信号完整性测试，AD/DA及各种运放电路原理及测试方法。
5）熟悉emc测试及改进优化方法。
6）熟悉常用总线IIC、SPI、RS232等串行通信协议。
7）熟练使用示波器、频谱仪、网分等各种实验室常用仪器及仪器编程控制实现自动化测试。
8）精通PCB绘制。
9）掌握quartusII、Hspice、multisim等电路设计仿真软件。
10）熟悉芯片release过程中各种可靠性试验，各种失效分析工具及流程。
11）熟悉linux操作系统环境，使用IC版图设计验证工具:cadence virtuso，calibre。
12）熟悉集成电路设计及前后端流程。

本人具有较强的团队精神,为人诚恳,有责任心,肯虚心向他人学习。在做好本职工作的同时，针对自己欠缺的本行业知识，也在不断学习。我对未来工作充满热情与信心，希望能与贵公司共同成长，体现自己的能力与价值。

Linux(熟练)  英语(熟练)

2016-08至今——公司:紫光展锐(1000-5000人)
行业:电子技术/半导体/集成电路
性质:国企
部门:  模拟芯片测试部
职位: 芯片测试工程师

工作描述：1.负责公司PMIC芯片，直流稳压电源buck、boost、buck-boost、LDO等模块功能性能及电源完整性测试，测试软硬件环境开发搭建及测试debug，客诉、ATE测试support，工作期间开发的PMIC芯片测试平台的case自动化测试程度达到90%以上，极大节省测试时间及人力；
2.负责MIPI D-PHY模块物理层CTS测试、信号完整性测试及环境bring up，测试平台升级维护，测试脚本编写，工作期间顺利实现从D-PHY 协议V1.2到V2.1版本的测试平台升级。
3.负责DAC模块测试及labview、PXI数据采集卡测试平台的维护升级。
4.进行Efuse、BandGap、THM、ESD\EOS、OTP、OVLO\UVLO等模块功能性能测试。
5.公司工作期间KPI考评多次获得杰出或优秀

2013-07至2016-07——公司:上海贝岭股份有限公司(150-500人)
行业:电子技术/半导体/集成电路
性质:上市公司
部门:  技术中心产品工程部
职位: 产品工程师

工作描述：1.新产品的bench测试和debug，pc端上位机软件下位机MCU应用程序开发及pcb板的绘制。
2.量产测试支持，确定ATE测试case，保证并提高产品良率。
3.量产前的可靠性试验，封装认定实验和数据分析。
4.处理客户投诉，掌握常用失效分析工具及方法进行失效分析。
5.处理芯片release文档及报告。
6.工作期间作为第一发明人申请了一项晶振内封芯片测试系统与方法的发明专利。

2020-01至今——UMPSXXXX充电及显示屏PMIC
所属公司：紫光展锐
项目描述：公司首款Switch charger及显示屏PMIC，支持18W快充，支持AMOLED\TFT两种屏power（Buck、BoostBuck-Boost），支持OTG功能。
1.作为测试PL负责测试team的FPGA code编写，向项目组汇报芯片测试进展；
2.负责显示、OTG部分电源模块测试；
3.准备自动测试code，搭建测试平台；
4.support ATE量产测试调试，support软硬件及可靠性工程师测试。

2018-10至2019-05——UDSXXX 5G SOC芯片
所属公司：紫光展锐
项目描述：该芯片为公司首款5G手机 SOC芯片，台积电12nm工艺制造，多款基于该平台的5G终端已上市
1.负责MIPI D-PHY模块RX、TX的CTS及信号完整性测试debug；
2. D-phy协议升级到v2. 1，完成对应测试方案及测试平台的升级。
3.测试code、Python工具脚本准备并搭建测试平台；
4.ATE和客诉debug；

2018-01至2018-09——智能机PMIC芯片UMPXXXX测试
所属公司：紫光展锐
项目描述：该芯片为手机主PMIC芯片，作为公司最新4G，5G手机平台的电源管理芯片，芯片功能设计复杂，应用场景多样，包含40+个直流稳压电源（Buck、Boost、charge pump、LDO）IP，该产品已顺利应用在多款手机平台上。
1.负责芯片bench板设计需求及评审，并提供修改意见；
2.编写自动测试程序，搭建自动测试环境；
3.负责直流稳压电源部分DCDC/LDO,Whole Chip功能性能及电源完整性测试debug；
4.support硬件手机测试和ATE量产测试，为软件配置提供指导。
5.support客诉debug。

2015-10至2016-04——LED驱动芯片BLXXXXX测试debug与技术支持
所属公司：上海贝岭股份有限公司
项目描述：Altium Designer(开发工具)
windows(软件环境)
LED驱动芯片的测试debug与技术支持，该产品成功导入小米台灯产品线。
测试PCB板绘制，demo板原理图绘制，bench测试，参与客户导入与支持，产品失效分析，改进应用电路确保产品EMC考核试验通过。

2015-07至2015-11——智能卡接口芯片测试debug
所属公司：上海贝岭股份有限公司
项目描述：Altium Designer/Microsoft Visual studio 2010(开发工具)
windows(软件环境)
接触式智能卡模拟接口芯片BL1524的功能、参数验证与debug。与测试工程师合作开发ATE测试程序的过程中发现，该产品特别容易触发芯片的上电短路保护，量产良率不高，经过测试机台的选择，测试电路的改进后，产品盲封良率达到了97%以上。通过各部门工程师共同努力，该产品实现了一次流片成功新品释放，团队获得了公司奖励。
实验室测试PCB板，上位机测试软件的开发，与IC设计工程师合作完成新品debug，确定ATE测试项目，外发委托量产测试技术支持。

2014-10至2015-04——RTC芯片温度补偿校准测试系统开发
项目描述：Keil C51/Altium Designer/LabView(开发工具)
windows(软件环境)
本项目的目的是对内封晶振的RTC温补时钟芯片进行温度补偿校准测试，难点是实现大批量生产测试。对每颗芯片的温度补偿校准测试是该产品实现量产的最大难题。在多个部门的工程师几个月的努力下，经过大量的测试实验，我们完成了对该芯片的测试流程、测试方案及测试软硬件的设计。
参与测试流程，测试平台软硬件设计。晶振尺寸、性能的评估与选择，测试电路及PCB设计评审，承担测温及IIC 读写时序模块下位机C程序的开发及测试。

2013-03至2013-04——锁相环(PLL，PhaseLockedLoop)
项目描述：Cadence Virtuso Layout Editing(开发工具)
Red Hat Enterprise Linux3(软件环境)
锁相环是一种反馈控制电路，其作用是使外部的输入信号与内部的振荡信号同步，这个项目的任务是采用0.18um工艺完成PLL版图设计,并通过DRC,LVS验证
主要负责PLL中压控振荡器（VCO3）、鉴频鉴相器（PFD）的版图设计,最后独立完成整个PLL芯片的布局布线。

2012-12至2013-05——毕业设计:基于CMOS运算放大器的有源滤波器的设计
项目描述：Hspice/cosmosscope/multisim/Cadence Virtuso(开发工具)
windows XP/Red Hat Enterprise Linux3(软件环境)本课题的主要任务是系统地研究基于CMOS有源滤波器的设计技术，并从模拟电路的角度出发，着重研究作为低通滤波器的关键部分的运算放大器的特性对基于CMOS有源滤波器的性能的影响，在此基础上设计了一种压控电压源二阶低通滤波器。然后，由两个二阶低通滤波器级联组成一个四阶有源低通滤波器。此次设计的有源滤波器的几个预期参数指标如下：
截止频率 fc=1.6kHz
电压增益 Av=4 
品质因数 Q=0.707
功    耗 P=4mW
研究滤波器以及有源滤波器的构成以及基本原理，从模拟电路理论出发，利用multisim以及HSPICE模拟实现四阶有源RC低通滤波器的设计。根据预期参数指标 独立完成从前端电路到后端版图的有源滤波器设计。

2009-09至2013-07——哈尔滨理工大学
集成电路设计与集成系统 本科
主修课程:嵌入式微处理结构与应用、电路理论、信号与系统、soc软硬件协同设计、版图设计、集成电路设计与验证、布局与绕线、模拟IC设计、高级数字IC设计、集成电路测试与可测性、低功耗设计、数字电路及逻辑、数字IC设计、电路理论、EDA技术与VERILOG、计算机网络与通信原理、片上计算机系统、C语言、C++、数据结构与算法、半导体集成电路、ASIC设计、操作系统、半导体物理、集成电路逻辑综合技术、CMOS集成电路工艺、微系统设计与集成技术导论。

2013-04——集成电路版图设计师/初级
2010-12——大学英语六级

2013-02至2013-04——苏州中科集成电路设计中心  苏州市国际科技园
版图设计
在苏州国际科技园进行版图设计实训，期间独自完成过数字标准单元、模拟运算放大器、比较器、反相器、D触发器、四位加法器、BANDGAP、PLL等版图的设计。通过培训对版图设计有了更深的认识。掌握了集成电路基本工艺设计知识（layout rules定义每层的最小宽度，最小间距，各层次间相互的最小间距，推荐使用的优先原则）、版图设计基础知识（欧拉法则的应用，如何做到参数匹配，如何避免信号干扰，如何避免天线效应），了解了半导体基础理论。同时达到了熟悉UNIX&LINUX环境，能熟练运用Cadence以及calibre等版图设计验证工具的目的。深入了解了半导体器件结构及工作原理,掌握了集成电路基本原理,并对版图的层次、版图及基本图形、版图设计中的注意事项有了细致深入的学习。