关键字：	数字芯片设计 RapidIO设计 SerDes芯片 高速串行接口 UVM Systemverilog verilog 数字芯片验证 Python
1.在校成绩优异，保研，有扎实的芯片设计基础；
2.对system verilog 和UVM验证方法学有较深入的理解，能独立搭建验证平台;
3.三年参与6款芯片流片，对项目流程和风险有一定经验;
4.熟悉AVS断言，formal验证，掌握多种验证方式;
5.熟悉Python脚本，并编写数模接口自动化检测工具，对验证的自动化，以及验证流程有自己的理解。

C/C++(一般)  UVM(熟练)  Linux(熟练)  英语(熟练)  AVS(良好)  verilog(熟练)  system verilog(熟练)  Python(良好)

2017-02至今——公司:深圳市汇顶科技
职位: IC验证工程师

工作描述：主要负责数字芯片的多个模块的IP及SOC级验证工作，验证平台的开发维护，验证工具的开发等工作。
1.目前参与了6个项目流片，参与的项目包括触摸屏,主动笔，mcu,佩戴检测，人脸识别，指纹等;
2.搭建验证平台，用python开发数模接口自动检查工具等

2017-12至今——指纹,人脸识别，手势识别，主动笔，触屏项目SOC级验证
项目描述：主要工作：在UVM的SOC平台上开发C、汇编、SV的验证case、参考模型、driver以及AVS断言等，完成I2C、中断、仲裁、复位、Memory、寄存器、数模接口、GPIO、PINMUX、Watchdog、算子等模块的前端和后端验证工作。
下面以i2c为例具体介绍：
1. 根据i2c协议，开发i2c driver；
2. 按协议要求，开发验证item，包括各种scl频率和系统时钟频率的组合，不同地址类型（byte、halfword、world），不同数据类型（burst、single），在不同条件下访问dpram的情况，以及发错误id、回nack等异常情况的测试。

2017-07至今——指纹,人脸识别，手势识别，主动笔，触屏项目的IP验证
项目描述：主要工作: 独立搭建UVM验证平台，独立开发参考模型（包括actan算法、fft、滤波器、编解码等），完成MOC算子、XPU、DSP、Uplink模块的IP验证。
下面以XPU为例具体介绍：
1. 搭建IP的验证平台，通过开发寄存器driver配置dut的寄存器，dut通过ahb slaver model 连到memory（在slaver model里给hready信号做随机，同时给hgrant信号随机），在case里初始化memory，通过monitor采集寄存器配置送给参考模型，参考模型计算出结果和中断结束后采集的dut的结果进行比较。
2. 验证item，以搜框算子为例，覆盖图像size的边界值、随机值，长宽组合的各种情况，参数值测典型值、边界值、约束范围内随机。图像数据在约束范围内随机。

2015-09至2017-01——RapidIO的设计与实现
项目描述：ISE(开发工具)RapidIO是一种用于嵌入式的高性能系统互连技术，通过传递包和控制符号实现器件间通信，分为逻辑传输层和物理层。逻辑传输层定义包的格式和路由信息，物理层定义包传输机制、流量控制、低级错误管理和电气特性等，逻辑传输层和物理层之间通过缓冲层连接。项目任务为，根据RapidIO协议用Verilog语言设计实现一款串行单通道的RapidIO电路，我完成了其中的物理层和缓冲层的设计实现工作。
1.研究RapidIO的协议，合作设计RapidIO的整体架构;
2.研究包传输机制，设计实现包和控制符号的传输通路，及链路初始化模块；
3.研究流量控制和错误管理机制，设计实现重传恢复状态机和错误恢复状态机；
4.设计实现缓冲层，包括缓冲区、副本区和超时定时器。

2013-11至2015-08——SerDes接口芯片的设计与实现
项目描述：Cadence、Synopsys(开发工具)
Linux操作系统(软件环境)设计一款传输速率为1.6~2.5Gbps、输出可编程预加重、VML驱动、片内8b/10b编解码、带时钟数据恢复电路（CDR）、带有信号丢失检测功能（LOS）的串化/解串（SerDes）芯片。完成该芯片的设计分析、优化及仿真，达到设计指标要求，已基于SMIC0.13μm工艺流片并测试功能正确。
1.设计优化CDR模块、串并/并串电路、驱动电路、预加重电路及LOS模块；
2.用Hspice编写激励，在不同工艺下对以上模块进行前仿和后仿；
3.用VerilogA建模，完成CDR及全芯片的抖动仿真，用Python脚本比对数据；
4.将流片后的SerDes芯片嵌入到FPGA板中，对其进行功能测试。

2014-09至2017-07——电子科技大学
微电子学 硕士
（免试保送)电子科技大学微固学院微电子专业硕士

2010-09至2014-07——西安电子科技大学
集成电路设计与集成系统 本科
top5,保送研究生。主修:模拟集成电路设计、数字集成电路设计、半导体物理、通信系统原理、计算机组成原理、硬件描述语言Verilog、集成电路EDA技术、C语言程序设计等。
校内荣誉
2015/12	汽车电子设计大赛三等奖
2015/11	优秀研究生
2015/7	研究生电子设计（EDA）大赛一等奖
2014/10	校一等奖学金
2014/6	优秀毕业生
2011/10	国家励志奖学金
2011/3	新生部优秀学生干部
校内职务
2010/9-2014/7	副班长
职务描述：	处理班级日常杂务，参与组织班会、排球赛等

2012-12——大学英语六级

2016-05至2016-09——爱芯人  
数字IC前端设计
数字IC设计基础内容、设计经验和“RISC处理器设计”的项目实践。