1. 具备微电子学专业基础理论,基础知识和技能,具有创新意识和科研能力
2. 掌握模拟集成电路及新型半导体器件的设计,制造及测试所必需的基本理论和方法
3. 熟练使用Cadence IC610， Virtuoso，SoC Encounter/Innovus，PrimeTime，StarRC，Calibre nmDRC/LVS等常用 EDA工具
4.良好的团队合作意识与人际沟通能力

英语(熟练)

2018-09至今——公司:广州思信电子科技有限公司
行业:电子技术/半导体/集成电路
性质:民营公司
部门:  数字后端
职位: 数字后端 物理设计

工作描述：外派至各公司参与TSMC 7nm制程项目的物理设计：
1. 2018.9-2018.11 AMD 
参与Navi 14项目/MI100项目ECO并BTO；
2. 2018.11-2019.5  Broadcom APD部门 
参与了两款芯片设计工作
a. Z公司*019芯片的全阶段物理设计工作
b. C公司T*芯片的ECO工作
3. 2019.6-2019.8  Qualcomm
参与Hp芯片Try Run工作
4. 2019.8-至今 Synopsys Design Service 部门
参与M公司CX8910项目

2017-06至2018-09——公司:睿力集成电路有限公司(1000-5000人)
行业:电子技术/半导体/集成电路
性质:民营公司
部门:  设计部
职位: 集成电路IC设计/应用工程师

工作描述：参与19nm DRAM芯片Logic Control 电路的设计与仿真
1.参与项目设计环境的建立（Synopsys Custom Compiler）
2.参与DRAM芯片总体floorplan规划和data path模块的电路整理与设计仿真
3.开展17nm制程下相关电路的前期设计准备工作

2016-02至2017-06——公司:深圳市中兴微电子技术有限公司（中兴通讯）(1000-5000人)
行业:电子技术/半导体/集成电路
性质:民营公司
部门:  有线设计部数字后端
职位: 数字后端工程师  PR工程师

工作描述：负责芯片的物理实现，完成从综合后网表到GDS的Physical Design工作；
1. 参与项目设计环境的建立, P&R library的生成及修改；
2.主要负责完成分配的block的Floorplan，Power-Grid 规划，CTS，Routing，STA分析及修正，SI分析及修正，I/R drop评估，以及物理验证（DRC、ERC、LVS等）和GDS输出
3.协助前端做Design或SDC的修改以便Timing能够更快的收敛
4.协助前端完成芯片工艺选择，参与芯片功耗的初期评估
从入职至今参与了ZX***320（TSMC N28HPC），ZX***128（SMIC 45）等两款有线网络设备专用芯片block的后端设计工作。其中ZX***128和ZX***320都已经 tape out。

2015-06至2016-02——公司:无锡华润微电子有限公司(1000-5000人)
行业:电子技术/半导体/集成电路
性质:外资（非欧美）
部门:  研发中心 先进技术研发部（TD）
职位: 工艺研发工程师

工作描述：就职于无锡华润微电子有限公司先进技术研发部；该部门因参与国家专项而设立，基于华润上华二厂既有工艺（180/130nm）为特殊客户开发满足其产品需求的工艺。

1. 参与0.18/0.13um 既有工艺的porting与新工艺的二次开发验证，完成新的flow；
2. 参与0.18/0.13um 新工艺的DRC测试结构的设计与参数验证；
3. 负责客户新工艺产品的Tape Out工作，并作为Lot owner负责跟进lot，解决工艺与技术上的问题，直至流片成功；
4. 与FAB其他部门如MFG、PE、YE等沟通并保证新工艺的开发进度

2019-08至今——Synopsys
所属公司：广州思信电子科技有限公司
项目描述：外派到Synopsys 的Design Service部门，至M客户 On Site。
此产品是车载设备芯片，采用Tsmc 12nm制程，参与其中一个sub system的物理设计工作，sub system工作频率600MHz ，Size
3400*2600 Total Inst 6M

2019-05至2019-07——Qualcomm
所属公司：广州思信电子科技有限公司
项目描述：外派到Qualcomm参与HP项目的物理设计工作，主要是新项目前期评估和Try Run
针对该产品的应用场景（移动设备，低功耗），评估各种综合策略下的netlist （DC/DCG ，CK和Std Cell 采用SVT/LVT的组合）
物理实现后的PPA，在选定某种策略后Sign Off

2018-11至2019-05——Broadcom
所属公司：广州思信电子科技有限公司
项目描述：参与T***芯片物理设计工作，负责4个block的ECO阶段的 timing sign off 和 PV等工作。负责的block 最高频率 800M ~1GHz

模块名称 ：top** 
模块大小 / Core Util：621*6105 / 28% 
模块规模（Memory counts / Instance Counts） ：16 / 2,387,997 

模块名称 ：vpu_s** 
模块大小 / Core Util：2126*1658 (4 x mali ) / 24% 
模块规模（Memory counts / Instance Counts） ：30 / 434,708 

模块名称 ：mali** 
模块大小 / Core Util：1063*783 / 31% 
模块规模（Memory counts / Instance Counts） ：74 / 1,242,449 

模块名称 ：top_w** 
模块大小 / Core Util： / % 
模块规模（Memory counts / Instance Counts） ： /
C公司T***芯片物理设计工作，负责4个block的ECO阶段的 timing sign off 和 PV等工作。
预计5月中 Tape out

2018-11至2019-05——Broadcom
所属公司：广州思信电子科技有限公司
项目描述：参与Z公司*019芯片物理设计工作，从项目开始到结束共负责过6个block从PR到sign off的工作
该芯片最高频率1.6G(core) /1.2G， total：103 blocks


模块名称 ：Zg** 
模块大小 / Core Util：1484*2603 / 47% 
模块规模（Memory counts / Instance Counts） ：320 / 3,482,878.00 

模块名称 ：pkt** 
模块大小 / Core Util：3511*875 / 35% 
模块规模（Memory counts / Instance Counts） ：216 / 1,893,847.00 

模块名称 ：smmu** 
模块大小 / Core Util：1685*806 689 / 46.67% 
模块规模（Memory counts / Instance Counts） ：689 / 2,574,547.00 

模块名称 ：mact** 
模块大小 / Core Util：2387*1036 / 42% 
模块规模（Memory counts / Instance Counts） ：429 / 2,020,768.00 

模块名称 ：mmu** 
模块大小 / Core Util：862*2257 / 12% 
模块规模（Memory counts / Instance Counts） ：544 / 548,695 

模块名称 ：hbm** 
模块大小 / Core Util：642*2810 / 28% 
模块规模（Memory counts / Instance Counts） ：28 / 2,490,120
负责block从FP到最后timing/PV 的sign off 工作； 预计6月tape out

2018-09至2018-11——AMD
项目描述：Navi14 一个Tile的ECO到BTO
Mi100  一个Tile的PR到ECO

2017-06至2018-08——19nm DRAM芯片 逻辑设计
所属公司：睿力集成电路有限公司
项目描述：19nm DRAM芯片 逻辑设计
1. 参与项目设计环境的建立（Synopsys Custom Compiler）
2. 参与DRAM芯片总体floorplan规划和data path模块的电路整理与设计仿真
3. 开展17nm制程下相关电路的前期设计准备工作

2016-03至2017-05——ZX***320 block level 后端设计
所属公司：深圳市中兴微电子技术有限公司（中兴通讯）
项目描述：ZX***320（TSMC N28HPC） block 后端设计项目
1.负责TSMC 28nm hpc工艺下两个个模块的物理设计，其中一个模块的规模和难度系数在整颗芯片中排在第二的位置；另一个还有USB30IP
2.主要负责模块的floorplan，电源域的规划，时钟树设计，routing, STA分析并修正时序违例；分析SI的影响，IR drop与EM的分析评估；物理验证：包括DRC、ERC、LVS验证；形式验证，block level的sign off GDS输出
3.协助顶层设计者解决block与TOP之间的I/O时序违例。
4.模块设计的重要参数描述：
模块大小 ：3200*2200um2 ，
模块规模 ：2.5-3 million instance，491个大型memory
最高主频 ：500MHZ

2013-12至2015-03——开关式电源充电管理芯片项目
项目描述：Cadence IC5141(开发工具)该项目将BUCK 型开关电源PWM控制芯片与铅酸电池充电管理芯片整合成一块开关式电源充电管理芯片，完成芯片电路、版图设计与验证
负责该电源管理芯片的参数与设计工艺的选定
负责电源管理芯片的电路设计与仿真验证
负责PWM电源管理芯片的版图设计

2013-06至2013-12——14位流水线ADC测试
项目描述：14位流水线ADC动态与静态参数的测试
1. 对流片成功的14位A/D进行电学特性测试，包括动态参数和静态参数的测试，确认芯片功能准确性
2. 总结测试经验，编写A/D测试规范文档

2012-12至2013-06——Sigma-Delta ADC
项目描述：Cadence IC5141(开发工具)
Solars(软件环境)Sigma-Delta ADC 的反向设计
1. 负责芯片反向设计的版图提取与验证
2. 验证芯片版图与电路一致性

2012-09至2015-05——合肥工业大学
集成电路设计与集成系统 硕士
硕士研究方向:模拟集成电路设计,
主修课程:数/模电路,半导体物理/工艺,半导体器件与集成电路设计,等

学位论文：开关式电源充电管理芯片的设计
发表论文:A Method of Testing the Static Parameters of A/D Converter 国际会议EI检索

2006-09至2010-06——天津职业技术师范大学
微电子学 本科
数/模电路，半导体物理/工艺，半导体器件与集成电路设计，等

2012-12——大学英语六级:469